PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-200109

(43)Date of publication of application: 31.07.1998

(51)Int.CI.

H01L 29/78 H01L 21/336 H01L 21/8234 H01L 27/088

(21)Application number: 09-011937

)11937 (71)Applicant :

TOSHIBA CORP

(22)Date of filing:

07.01.1997

(72)Inventor:

CHIKAMATSU NAOHITO


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, AND SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To form a gate with less variation by forming a dummy gate pattern at the same time when a gate is

formed, for improved size variation of the gate.

SOLUTION: On a silicon semiconductor substrate, a silicon oxide film 5, used as a gate insulation film, is formed by thermal oxidation, and a polycrystal silicon film 6 is formed over it. Then, a gate electrode pattern 371 comprising, on both sides, a dummy gate pattern 372 provided with a minimum interval Smin is transferred to a photo-resist 37. Then, with this as a mask, anisotropic etching is performed with the polycrystal silicon 6, so that gates 8 and 8, of a specified pattern, and dummy gate patterns 38 and 38, on both sides in gate's longitudinal direction, are formed. In a gate electrode pattern, the dummy pattern 38 with the minimum gate interval Smin used in LSI is provided like this. Thus, the periphery of the pattern is made even at gate work, so change in gate size is suppressed.



LEGAL STATUS

[Date of request for examination]

14.08.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平10-200109

(43)公開日 平成10年(1998)7月31日:

(51) Int.CL. ⁴ H 0 1 L	21/336	教別記号	P! H01L	29/78 27/08	301Y 102C	
	21/8234 27/088			21700	1020	


		審査請求	未請求 請求項の数10 FD (全 12 頁)		
(21)出顧番号	特顧平9-11937	(71)出顧人	000003078		
(on these	T-50 H-10001 - 11 - 1	İ	株式会社東芝		
(22)出願日	平成9年(1997)1月7日		神奈川県川崎市幸区堀川町72番地		
		(72)発明者	親松 尚人		
			神奈川県川崎市幸区小向東芝町1番地 株		
			式会社東芝研究開発センター内		
		. (74) 代題人	弁 學士 竹村 春		
		(1.17) (43.74	77 C. T. 1111 M		
			·		

(54) 【発明の名称】 半導体装置及びその製造方法及び半導体基板

(57)【要約】

【課題】 ゲートの局所的な被覆率の差を低減し、プロセス中の光の近接効果、ローディング効果を提和し、ゲートの寸法変動を改善してパランキの少ないゲートを形成して特性のパランキが改善された半導体装置を提供する。

【解決手段】 MOSFETのゲート形成時にゲート以外の領域に、このゲートと分離されたレジストバターンをリソグラフィブロセスにて形成し、ゲート形成時に間時にダミーゲートパターンを形成する。これにより各ゲート周辺のパターン密度を均一にし、リソグラフィ工程での近接効果、リソグラフィ工程の現像、エッチング工程でのローディング効果等によるゲート寸法のバラッキを低減し、ゲート寸法精度の制御性を改善し、より高性能な半導体装置ができる。またボケット領域はゲート近傍のみに形成され、それ以外のソース/ドレイン領域下には形成されないので接合容量の増大しない高性能なデバイス構造が実現できる。



(2)

特開平10-200109

【特許請求の範囲】

【請求項】】 複数の素子領域と、

素子領域間に形成された素子分離領域と、

前記素子領域上に形成されたゲート電極パターンと、 前記素子領域又は素子分離領域上に形成され、少なくと も一部は前記ゲート電極パターンに隣接して形成されて いるダミーゲートパターンとを備え、前記ゲート電極パ ターンと前記ダミーゲートパターンとは、実質的に平行 に所定間隔をおいて配置されていることを特徴とする半 導体蓋板。

【請求項2】 前記ダミーゲートパターンのパターン幅は、前記ゲート電極パターンのパターン幅と等しいかもしくはそれより大きいことを特徴とする請求項1に記載の半導体基板。

【請求項3】 前記ゲート電極パターンと前記ダミーゲートパターンとは、実質的に平行に所定間隔をおいて配置され、その間隔は、すべて等しいことを特徴とする請求項1又は請求項2に記載の半導体基板。

【請求項4】 前記ゲート電極パターンと前記ダミーゲートパターンとは、実質的に平行に所定間隔をおいて配 20 置され、前記ゲート電極パターンとこれに隣接するダミーゲートパターンとの間隔は、前記ゲート電極パターンを形成するプロセスにおいてこのゲート電極パターンが光近接効果を受けるような幅もしくはそれ以上であることであることを特徴とする請求項1乃至請求項3のいづれかに記載の半導体基板。

【請求項5】 前記間隔は、前記ゲート電極パターンのパターン幅の6倍以下であることを特徴とする請求項4 に記載の半導体基板。

【請求項6】 半導体基板の索子領域上に少なくとも1つのゲート電極バターンと、前記索子領域上もしくは索子分離領域上に少なくとも前記ゲート電極バターンの両側に所定の間隔をもって配置されるダミーゲートバターンとを形成する工程と、

前記半導体基板の第1導電型の表面領域に、前記ゲート電極パターンとその両側に配置形成された前記ダミーゲートパターンをマスクとして、第2導電型の不純物をイオン注入して低不純物濃度の第2導電型不純物並散領域を前記ゲート電極パターンの両側に沿って形成する工程と、

前記低不純物濃度の第2 導電型不純物鉱散領域を形成後 前記ダミーゲートパターンを前記半導体基板から除去す る工程と、

前記ダミーゲートパターンを除去後前記ゲート電極パタ ーンの側面に側壁地様膜を形成する工程と、

前記半導体基板の第1導電型の表面領域に、前記ゲート 電極パターン及び前記側壁他縁續をマスクとして、第2 導電型の不純物をイオン注入して高不純物濃度の第2導 電型不純物拡散領域を前記ゲート電極パターンの両側に 沿って形成し、前記低不純物濃度の第2導電型不純物拡 50 散領域と前記高不純物濃度の第2導電型不純物拡散領域 とから構成されるソース/ドレイン領域を形成する工程 とを備えたことを特徴とする半導体装置の製造方法。

【請求項7】 半導体基板の素子領域上に少なくとも1つのゲート電極パターンと前記素子領域上もしくは素子分離領域上に少なくとも前記ゲート電極パターンの両側に所定の間隔をもって配置されるダミーゲートパターンとを形成する工程と、

前記半導体基板の第1導電型の表面領域に、前記ゲート 10 電極パターンとその両側に配置形成された前記ダミーゲートパターンをマスクとして、第2導電型の不純物をイオン注入して低不純物濃度の第2導電型不純物拡散領域を前記ゲート電極パターンの両側に沿って形成する工程と

前記半導体基板の第1導電型の表面関域に、前記ゲート 電極パターンとその両側に配置形成された前記ダミーゲートパターンをマスクとして第1導電型の不純物をイオン注入して前記表面領域の不純物濃度より高不純物濃度 の第1導電型不純物拡散領域であるポケット領域を前記 低不純物濃度の第2導電型不純物拡散領域の下に形成する工程と

前記ポケット領域を形成後前記ダミーゲートパターンを 前記半導体基板から除去する工程と

前記ダミーゲートパターンを除去後前記ゲート電極パターンの側面に側壁絶縁膜を形成する工程と、

前記半導体基板の第1導電型の表面領域に、前記ゲート 電極パターン及び前記側壁絶縁膜をマスクとして、第2 導電型の不純物をイオン注入して高不純物濃度の第2導 電型不純物拡散領域を前記ゲート電極パターンの両側に 沿って形成し、前記低不純物濃度の第2導電型不純物拡 散領域と前記高不純物拡散領域とから領成されたソース /ドレイン領域を形成する工程とを備えたことを特徴と する半導体装置の製造方法。

【請求項8】 前記ゲート電極パターンと前記ダミーゲートパターンとを形成する工程において、これらゲート電極パターン及びダミーゲートパターンは、フォトレジストをマスクにして形成され、このマスクは、前記イオン注入のマスクとして用いることを特徴とする請求項7又は請求項8に記載の半導体装置の製造方法。

40 【請求項9】 前記表面領域には、第1導電型のウェル 領域が形成され、前記低不純物濃度の第2導電型不純物 拡散領域は、このウェル領域に形成されていることを特 徴とする請求項6乃至請求項8のいずれかに記載の半導 体装置の製造方法。

【請求項10】 半導体蓋板の素子領域上に形成された ゲート電極パターンと、

前記半導体基板の第1導電型の表面領域に形成され、前記ゲート電極バターンの両側に沿って配置された低不純物濃度の第2導電型不純物位散領域と

0 前記半導体基板の第1導電型の表面領域において、前記

1/1

(3)

低不純物濃度の第2導電型不純物拡散領域の下に形成さ れ、前記表面領域の不純物濃度より高不純物濃度の第1 導電型不純物鉱散領域であるポケット領域と、

3

前記半導体基板の第1導電型の表面領域に、高不純物濃 度の第2導電型不純物拡散領域を前記ゲート電極バター ンの両側に沿って形成された前記低不純物濃度の第2導 電型不純物拡散領域と前記高不純物濃度の第2導電型不 純物拡散領域とから構成されたソース/ドレイン領域と を備え、

前記ポケット領域は、前記高不純物濃度の第2導電型不 10 純物拡散領域とは1部分のみが接触していることを特徴 とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の層する技術分野】本発明は、半導体装置及びそ の製造方法において、MOSFETのゲートの形成方 法、及びゲートをマスクバターンとして形成する拡散層 の不純物プロファイルに関するものである。

[0002]

【従来の技術】半導体素子の製造における微細化技術の 20 進歩は、1チップ上により多くのデバイスの集積化を可 能にし、さらにより高性能なデバイスの開発を支えてき た。この様な背景の中で微細なデバイスの集合体である 半導体装置(LSI)では、個々のデバイスの性能バラ ツキをいかにプロセス的に抑えるかが重要となる。図1 2万至図14の工程断面図を参照して従来の半導体装置 の製造方法を説明する。シリコン半導体基板1の表面領 域に、nMOSFET及びpMOSFETを形成する不 純物拡散領域としてp型不純物領域 (pウエル) 2及び n型不純物拡散領域(nウエル)3を形成する。この 後、素子を電気的に分離するためのフィールド酸化膜 (SiO。) 4を選択酸化法を用いて形成する。次に、 MOSFETが形成されるシリコン半導体基板表面領域 の不純物濃度がそれぞれのMOSFETに対して所望の しきい値電圧(Vth)になるように、必要な不純物プロ ファイルを、それぞれの領域に対しリソグラフィブロセ スで形成したフォトレジストをマスクに用いてイオン注 入法により形成する。次に、シリコン半導体基板上にゲ ート絶縁膜として用いるシリコン酸化膜5を熱酸化法で 形成し、その上に多結晶シリコン膜6をLPCVD(Low 40 Pressure Chemical Vapour Deposition) 法などにより 形成する。

【0003】次に、リングラフィブロセスによりゲート 電極パターンをフォトレジスト7に転写し(図12 (a))、これをマスクにして、方向性をもち、SIO , に対してエッチング選択比を持つRIE (Reactive Io n Etching)などの異方性エッチングを多結晶シリコン膜 6に対して行うことにより、所定のパターンを有するゲ ート8を形成する。この後、レジストを剔離後、ゲート

ウエル2及びnウエル3上に形成されたゲート8の表面 に厚さ10nm程度の酸化膜9を形成する(図12 (b))。次に、フォトレジストパターン10を半導体 基板 1 上に形成し、n ウエル 3 をフォトレジストバター ン10で被覆する。そして、フォトレジストパターン1 ()とpウエル2上のゲート8をマスクにしてイオン注入 を行って、エクステンション(Extention)領 域と呼ばれる5E18~1E20cm-'程度の濃度とな る中濃度領域で浅く急峻な不純物プロファイルを持つ不

純物拡散領域(n型エクステンション領域)1 1 を形成

する(図13(a))。

【0004】次に、フォトレジストバターン10を除去 してから p ウエル2を被覆するフォトレジストバターン 10′を形成し、これとnウエル3上のゲート8をマス クにイオン注入を行って、5E18~1E20cm-3程 度の濃度となる中濃度領域で浅く急峻な不純物プロファ イルを持つ不純物拡散領域(n型エクステンション領 域) 12を形成する(図13(1)), この不納物拡散 領域11、12は、レジストバターン剝離後1000 で、30秒程度のアニールにより活性化する。従来のし DD構造を有するMOSFETのLDD領域は、不純物 濃度が5E18cm^つより低濃度であり、エクステンシ ョン領域に比較して低滤度領域に相当する。一方、MO SFETのソース/ドレイン領域は、通常1E20cm - '程度であり高濃度領域に相当する。したがって、濃度 により半導体基板の不純物拡散領域を規定すると LD D領域、エクステンション領域及びソース/ドレイン領 域は、順に低濃度領域、中濃度領域及び高濃度領域とす ることができる。

【0005】次に、半導体基板1全面にSi,N。を厚 さ100mm程度LPCVD法により堆積し、これを、 例えば、RIEなどの異方性エッチングにより、下の酸 化膜(SiO,)9と選択的にエッチングし、ゲート8 の側面に側壁絶縁膜13を形成する。さらに、先のエク ステンションの形成と同様にリソグラフィブロセスによ り形成したレジストパターン(図示せず)とゲートをマ スクとして、1E20~1E21cm-'程度の高級度不 純物領域14、15をnMOSFETそれぞれに対して イオン注入法により形成し、1000℃、30秒程度の アニールによりこの不純物領域を活性化する。pウエル 2に形成されるnMOSFETの不納物拡散領域は、n 型ソース/ドレイン領域14となり、nウエル3に形成 されるpMOSFETの不純物拡散領域は、p型ソース **/ドレイン領域15になる。**

【0006】とのソース/ドレイン領域14、15は、 先のエクステンション領域11、12がMOSFETの 短チャネル効果抑制のため浅い急峻な不純物プロファイ ルであるのに対し、形成した側壁長の距離だけチャネル 領域から離れているため、より深く高温度な不純物領域 エッジの電界集中段和のためシリコン半導体基板1のp 50 を形成し、ソース/ドレイン領域のシート抵抗を低減

特開平10-200109

し、高駆動のMOSFETを供給できる。また、ゲート への不純物のドーピングもソース/ドレイン領域のnt 領域及びp * 領域の形成と同時に行う。この後は、LP CVD法により層間絶縁膜を形成し、通常のメタライゼ ーション工程を経て配線層等を形成して半導体装置(上 SI)を完成させる。

[0007]

【発明が解決しようとする課題】図15は、従来技術の ゲート電極パターンの一例を示したものである。半導体 装置(LSI)中のゲート電極パターンは、この図に示 10 す様にそのピッチは多様であり、メモリの様に同様なパ ターンの単純な繰り返しが多いパターンに於いてもセン スアンプ部、周辺の1/0部では、その限りではなく、 さらにロジックの場合ではこの傾向はさらに顕著にな る。一方、MOSFETのゲート寸法は、半導体装置 (LSI)の性能を決める上では最も重要なパラメータ の一つであり、MOSFETの微細化によるLSI性能 の高性能化はこのゲート幅 (ゲート長) の微細化に大き く依存している。しかしながら、リソグラフィの光の短 波長化、フォトレジスト材料の改善等により微細パター ンの形成が可能になってはいるが、図に示すようなパタ ーンの不均一性のためパターンピッチによる光の近接効 果、フォトレジストの現像/エッチング時のローディン グ効果が微細化に対して大きく影響し、ゲートの寸法バ ラツキがLSIとしての歩留まり、マージン設計に大き く影響し、MOSFETが本来持つ性能をLSIとして 実現することが難しくなっている。

【0008】これらの寸法バラツキを抑制する方法とし てはリングラフィに用いるゲートマスクをこれらのプロ セスに起因した要因での寸法変化を考慮しゲートのレイ 30 アウトデータを元にシュミレーションによりプロセス変 換差分を元々補正してマスクを作成する手法がある。し かし補正のためには2次元的なプロセス要因の影響を考 慮する必要があり、ロジックデバイスのように多様なレ イアウトが存在するLSIではシュミレーションに要す る時間が多大であり、実際の量産技術としては適さない ものがある。また、シュミレーションではプロセスに用 いる材料、ガス等の変化に対してモデリング、確認等の 作業が必要となり、機敏にこれらの変化に対応していく ことが難しい。

【0009】また、従来の技術として、図16の様に短 チャネル特性改善のためエクステンション領域下にポケ ットと呼ばれる領域を形成する。このポケット領域には エクステンション領域とは異なる導電型の不純物がイオ ン注入され、こうすることにより前記エクステンション 領域の不純物プロファイルを急峻にしバンチスルー特性 を改善する半導体装置が知られている。このポケット領 域は、半導体基板と同じ導電型の不純物が含まれており 半導体基板の濃度より高濃度の1E17cm~以上の不 ション領域下の全面に形成されている。したがって、エ クステンション領域とポケット領域との境界には接合容 量が発生することになる。本発明は、このような事情に よりなされたもであり、ゲートの局所的な被覆率の差を 低減し、プロセス中の光の近接効果。ローディング効果 を緩和し、ゲートの寸法変動を改善してバラツキの少な いゲートを形成することにより、トランジスタ特性のバ ラツキが改善された半導体装置を提供する。また、ゲー トの膜厚に依存せず、エクステンション領域下のポケッ **上領域の不純物プロファイルを抑制することにより、パ** ンチスルーを抑制し、良好な短チャネル特性をもつ半導 体装置及びその製造方法を提供する。

[0010]

【課題を解決するための手段】本発明は、MOSFET のゲート形成時にゲート以外の領域に、このゲートと分 離されたレジストパターンをリソグラフィブロセスにて 形成し、ゲート形成時に同時にダミーゲートバターンを 形成することを特徴とする。これにより各ゲート周辺の パターン密度を均一にし、リソグラフィ工程での近接効 20 果、リソグラフィ工程の現像、エッチング工程でのロー ディング効果等によるゲート寸法のバラツキを低減し、 ゲート寸法精度の制御性を改善し、より高性能な半導体 装置を提供することができる。

【0011】さらに、微細なMOSFETにおいては良 好な短チャネル特性を実現するためゲート下のシリコン 半導体基板に隣接するソース/ドレイン領域からのパン チスルー現象を抑制するため、ソース/ドレイン領域と 隣接するエクステンション領域下の不純物濃度を基板濃 度より高めて空乏層領域の広がりを抑える構成のトラン ジスタがある。このトランジスタに対しても、本発明で 用いたダミーゲートパターンとゲートとをマスクとして イオン注入法を用いてこの高濃度不純物領域をソース/ ドレイン領域のエクステンション領域下に形成すれば、 ゲート近傍のパンチスルー抑制に必要な不掩物分布を形 成することができる。この高濃度不純物領域は、ポケッ 上領域といわれる。半導体益板の不純物濃度が1E15 ~1 E 1 7 c m つである場合においてポケット領域の不 純物濃度は、1 E 1 7 c m "以上の高濃度である。本発 明のポケット領域は、ゲート近傍のみに形成され、それ 40 以外のソース/ドレイン領域下には形成されないので接 合容量の増大しない高性能なデバイス構造が実現でき る.

[0012]

【発明の実施の形態】以下、図面を参照して発明の実施 の形態を説明する。本発明は、MOSFETのゲート形 成時にゲート以外の領域に、このゲートと分離されたレ ジストパターンをリソグラフィプロセスにて形成し、ゲ ート形成時に同時にダミーゲートパターンを形成するこ とを特徴とする。ゲート電極の局所的な被覆率の差を低 純物紅散領域である。このポケット領!或は、エクステン 50 減するとともに このプロセスを用いてソース/ドレイ

特別平10-200109

፡

ン領域下のボケット領域を形成することにより接合容費 の小さい領域を有する半導体装置を形成することができ る。

【0013】まず、図1及び図2を参照して第1の実施 例を説明する。図1は、周辺が均一パターンとなるゲー 上の半導体基板上のパターンの平面図であり、ゲートを レイアウト通り正確に形成する方法を説明する。図に示 すように、ゲート電極パターンに対し、ゲートがない頻 域のデータをLSI中で用いられる最小ゲート間隔Sml n だけ離して配置することにより常にどのゲートに対し てもゲート加工時に隣接するダミーゲートパターンは、 常にSmin だけ離れており、局所的なゲート電極バター ンの被覆率の差を低減し、プロセス/レイアウトによる プロセス変動を仰制することができる。次に、図2を参 照して以下このゲートマスクを用いたLSIの製造工程 を説明する。シリコン半導体基板1の表面領域に、 n M OSFET及びpMOSFETを形成する不純物拡散領 域としてρウエル2及びnウエル3を形成する。この 後、素子を電気的に分離するためのフィールド酸化膜 (SiO))4を選択酸化法を用いて形成する。次に、 トランジスタが形成されるシリコン半導体基板表面領域 の不純物濃度がそれぞれのトランジスタに対して所望の しきい値電圧 (Vth) になるように、必要な不納物プロ ファイルをそれぞれの領域に対しリソグラフィブロセス で形成したフォトレジストをマスクに用いてイオン往入 法により形成する。

【0014】次に、シリコン半導体益板上にゲート絶縁 膜として用いるシリコン酸化膜5を熱酸化法で形成し、 その上に多結晶シリコン膜6をLPCVD法などにより 形成する。次に、リソグラフィブロセスにより両サイド 30 に前述の最小ゲート間隔Smin だけ離れて配置されたダ ミーゲートパターン372を有するゲート電極パターン 371をフォトレジスト37に転写する(図2

(a))。そしてこれをマスクにして方向性をもち、SIO。に対してエッチング選択比を持つRIEなどの異方性エッチングを多結晶シリコン膜6に対して行うことにより、所定のパターンを有するゲート8、8及びそのゲート長方向の両サイドにダミーゲートパターン38、38を形成する。このように、ゲート8を形成するまでは従来のプロセスと同じであるが、ゲート電極パターンには図1に示したようにしSI中で用いられる最小のゲート間陽Smn でダミーパターン38を配置する。これによりゲート加工時は周りが均一なパターンとなり、ゲートのレイアウトとプロセスによるゲートの寸法変化を抑えることができる。

【0015】ゲート加工後は、リソグラフィプロセスを 用いゲート8を覆うフォトレジストパターン39を形成 する。そして、このフォトレジストパターン39をマス クにして等方性もしくは異方性エッチングを行う(図2 (b))。このエッチングにより、下地ゲート酸化腺

(SiO。) 5と選択比を取ってダミーゲートパターン 38をエッチング除去する(図2(c))。以下の工程 は、は従来と同様のプロセスを用いることによりゲート 寸法バラツキを抑制した高性能なLSIが形成される。 ことでは、ダミーゲートパターンとゲートの間隔をLS |中での最小ゲート間隔としたが、LSIの製造歩留ま りを考慮し、LSI中で多用されるNAND、NORゲ ート等の並列のMOSFETのゲート間隔、即ちゲート 間にコンタクトが1個配置される距離で定義しても、寸 法バラツキは低減される。この時のゲート電極・ダミー パターン間の寸法は、最小ゲート寸法(最小ゲート長寸 ~法) の4~6倍になる。これをSmn にすると、この時 にダミーゲートパターンが配置されない最小ゲート間隔 はこのSmin の2倍、また、ダミーゲートパターンとし ての最小加工寸法をゲートの最小寸法 Lmin とすると、 ダミーパターンが配置されない最小ゲート間隔はSmin ×2+Lmin となる。以上のことにより、ゲートとの間 隔を最小ゲート寸法の6倍以下の一定の比率でダミーゲ ートパターンを配置することによりゲート加工時のゲー 20 ト間隔としてゲート寸法の13倍以上のレイアウトにす ることは無くなり、良好なゲート寸法制御を実現でき る。また以上のSmin は、最小ゲート間隔Smin ≦ゲー ト寸法×6となる。

【0016】次に、図5を参照して第2の実施例を説明 する。図5は、ダミーゲートパターンを用いて半導体基 板にエクステンション領域を形成する工程断面図であ り、ゲートに近接してエクステンション領域を必要な領 域に限定して形成する方法を説明する。シリコン半導体 基仮1の表面領域に、nMOSFET及びpMOSFE Tを形成する不純物拡散領域としてpウエル2及びnウ エル3を形成する。この後、案子を電気的に分離するた めのフィールド酸化腺4を選択酸化法を用いて形成す る。次に、トランジスタが形成されるシリコン半導体基 板表面領域の不純物濃度がそれぞれのトランジスタに対 して所望のしきい値電圧 (Vth) になるように、必要な 不純物プロファイルをそれぞれの領域に対しリソグラフ ィプロセスで形成したフォトレジストをマスクに用いて イオン注入法により形成する。次に、シリコン半導体基 板1上にゲート絶縁膜として用いるシリコン酸化膜5を 40 熱酸化法で形成し、その上に多結晶シリコン膜をLPC VD法などにより形成する。次に、リソグラフィブロセ スにより両サイドに前述の最小ゲート間隔だけ離れて配 置されたダミーゲートパターンを有するゲート電極パタ ーンをフォトレジスト(図示せず)に転写する。

【0017】そして、これをマスクにして方向性をもち、SIO、に対してエッチング選択比を持つRIEなどの異方性エッチングを多結晶シリコン膜に対して行うことにより、所定のパターンを有するゲート8.8及びそのゲート長方向の両サイドにダミーゲートパターン38.38を形成する。次に、nウェル3を被覆するパタ

1/1

(6)

特別平10-200109

ーンのフォトレジスト 10を半導体整仮 1上に形成す る。そして、ゲート8、ダミーゲートバターン38及び フォトレジスト 1 () をマスクにして、As、Pなどを半 導体基板1にイオン注入し、ゲート8とダミーゲートパ ターン38間の半導体基板1表面領域pウエル2にn型 エクステンション領域ししを形成する(図3(a))。 イオンがゲートやダミーゲートなどのマスクを貫通して 半導体基板に注入されないように、イオンの飛程がゲー 上酸化膜厚とゲート(又はダミーゲート)膜厚(約25 ()nm) との和より大きくならないようにする必要があ 10 する。 る。次に、フォトレジスト10を除去してから、11ウエ ル3上の全面及びpウエル2上のゲート8をフォトレジ スト43で被覆し、このフォトレジスト43をマスクに してpウエル2上のダミーゲートパターン38をエッチ ング除去する(図3(カ))。

【0018】次に、pウエル2を被覆するパターンのフ ォトレジスト10′を半導体基板1上に形成する。そし て、ゲート8、ダミーゲートパターン38及びフォトレ ジスト10′をマスクにして、Bなどを半導体基板1に の半導体基板 1 表面領域のnウエル3にp型エクステン ション領域12を形成する(図4(a))。次に、フォ トレジスト10~を除去してから、pウエル2上全面及 びnウエル3上のゲート8をフォトレジスト43′で彼 覆し、フォトレジスト43′をマスクにしてnウエル3 上のダミーゲートパターン38をエッチング除去する (図4(り))。 つづいてとのフォトレジスト43' は、半導体基板1から取り除く(図4(c))。その後 の工程において従来と同様のプロセスを用いることによ りゲート寸法バラツキを抑制したpウエル内のnMOS 30 エッチング除去する。 FET及びnウエル内のpMOSFETが形成される。 この実施例の方法によると、エクステンション領域を形 成するためのフォトレジストマスクとダミーゲートパタ ーンとを剥離する工程は、n/pMOSFETともそれ ぞれ同一工程で行うことができる。この時には、従来プ ロセスと比べてリングラフィブロセスの工程数を増やす ことなくダミーゲートパターンによりゲート寸法精度を 向上させることができる。

【0019】次に、図5を参照して第3の実施例を説明 板にエクステンション領域及びその下にポケット領域を 形成する工程断面図であり、ゲートに近接した領域にエ クステンション領域及びこのエクステンション領域下の 所定の領域に限定してポケット領域を形成する方法を説 明する。シリコン半導体基板1の表面領域にpウエル2 及び n ウエル3を形成する。この後、素子分離懶域のフ ィールド酸化膜4を選択酸化法を用いて形成する。次 に、トランジスタが形成されるシリコン半導体基仮表面 領域の不純物濃度がそれぞれのトランジスタに対して所

プロファイルをそれぞれの領域に対しリングラフィプロ セスで形成したフォトレジスト(図示せず)をマスクに 用いてイオン注入法により形成する。次に、シリコン半 導体基板1上にゲート絶縁膜として用いるシリコン酸化 膜5を熱酸化法で形成し、その上に多結晶シリコン膜を LPCVD法などにより形成する。次に、リングラフィ プロセスにより両サイドに前述の最小ゲート間隔だけ離 れて配置されたダミーゲートパターンが形成されたゲー ト電極パターンをフォトレジスト (図示せず) に転写

【りり20】そして、これをマスクにして方向性をも ち、SIO。に対してエッチング選択比を持つRIEな どの異方性エッチングを多結晶シリコン膜に対して行う ことにより、所定のパターンを有するゲート8.8及び そのゲート長方向の両サイドにダミーゲートパターン3 8.38を形成する。次に、nウエル3を被覆するパタ ーンのフォトレジスト10を半導体益板1上に形成す る。そして、ゲート8、ダミーゲートパターン38及び フォトレジスト10をマスクにして、As、Pなどを半 イオン注入し、ゲート8とダミーゲートパターン38間(20)導体益板1にイオン注入し、ゲート8とダミーゲートパ ターン38間の半導体基板1表面領域pウエル2にn型 エクステンション領域11を形成する。続いて、同じマ スクを用いてボロン (B) などのpウエルを構成する導 **電型の不純物をイオン注入し、pウエル2より高濃度の** ρ型不純物拡散領域、いわゆる、ポケット領域4]をエ クステンション領域11の下に形成する(図5 (a))。次に、pウエル2上のゲート8をフォトレジ スト(図示せず)で被覆し、これらフォトレジストをマ スクにして p ウエル 2 上のダミーゲートパターン38を

【0021】次に、pウエル2を被覆するパターンのフ ォトレジスト10′を半導体基板1上に形成する。そし て、ゲート8、ダミーゲートパターン38及びフォトレ ジスト10′をマスクにして、ポロン(B)などを半導 体益板1にイオン注入し、ゲート8とダミーゲートパタ ーン38間の半導体基板1表面領域のロウエル3にp型 エクステンション領域12を形成する。続いて、同じマ スクを用いてAs、Pなどのnウェルを構成する導電型 の不純物をイオン注入し、nウエル3より高濃度のn型 する。図5は、ダミーゲートパターンを用いて半導体基 40 不純物拡散領域、ずなわち、ポケット領域42をエクス テンション領域12の下に形成する(図5(り))。次 に、nウエル3上のゲート8をフォトレジスト(図示せ ず)で被覆し、とれらフォトレジストをマスクにしてn ウエル3上のダミーゲートパターン38をエッチング除 去する(図5(c))。その後の工程において従来と同 様のプロセスを用いることによりゲート寸法バラツキを 抑制したpウエル内のnMOSFET及びnウエル内の pMOSFETが形成される。

【0022】短チャネル特性改善のためエクステンショ 望のしきい値電圧 (V th) になるように、必要な不純物 50 ン領域下にエクステンション領域と異なるタイプの不純

(7)

特開平10-200109

11

物をイオン注入することによりポケット領域を形成配置 し、エクステンション領域の不純物プロファイルを急峻 にし、パンチスルー特性を改善する。ゲート間距離Smi n (図1参照)は、最小ゲート間隔以上にし、ゲート長 寸法の6倍以下にする(最小ゲート間隔≦Smin ≦ゲー ト長寸法×6)。このようなゲート構造によりドレイン 領域の一部がダミーパターンで覆われてポケット領域が 形成されて、ドレイン領域下の一部領域にのみポケット 領域が形成されることになる。したがって、ポケットイ ンプラによる接合容量の増大が抑制される。

【0023】次に、図6及び図7を参照して第4の実施 例を説明する。図6及び図7は、第3の実施例と同様に ダミーゲートバターンを用いて半導体基板にエクステン ション領域及びその下にポケット領域を形成する工程斯 面図であり、ゲートに近接した領域にエクステンション 領域及びこのエクステンション領域下の所定の領域に限 定してポケット領域を形成する方法を説明する。この実 施例ではダミーゲートバターンを含むゲートの加工をn MOSFET領域、pMOSFET領域別々に行う場合 を示し、この点でn/pMOSFET領域同時に形成す 20 る前実施例とは相違している。シリコン半導体益板1の 表面領域に p ウエル 2 及び n ウエル 3 を形成する。この 後、素子分離領域のフィールド酸化膜4を選択酸化法を 用いて形成する。次にトランジスタが形成されるシリコ ン半導体基板表面領域の不純物濃度がそれぞれのトラン ジスタに対して所望のしきい値電圧 (Vth) になるよう に、必要な不純物プロファイルをそれぞれの領域に対し リソグラフィブロセスで形成したフォトレジスト(図示 せず)をマスクに用いてイオン注入法により形成する。 次に、シリコン半導体基板1上にゲート絶縁膜として用 いるシリコン酸化腺5を熱酸化法で形成し、その上に多 結晶シリコン膜をLPCVD法などにより形成する。 【0024】次に、リソグラフィブロセスにより両サイ 下に前述の最小ゲート間隔だけ離れて配置されたダミー ゲートパターン372を有するゲート電極パターン37 1をフォトレジスト37のpウエル2上の部分に転写す る。そして、これをマスクにして方向性をもち、SIO , に対してエッチング選択比を持つR I E などの異方性 エッチングを多結晶シリコン膜に対して行うことによ り、pウエル2上に所定のパターンを有するゲート8及(40)の不純物ドーピング終了後、1回のリソグラフィ工程で びそのゲート長方向の両サイドにダミーゲートパターン 38を形成する。次に、フォトレジスト37ををマスク にして、AS、Pなどn型不純物を半導体基板)にイオ ン注入し、ゲート8とダミーゲートパターン38間の半 **導体基板1表面領域のpウエル2にn型エクステンショ** ン領域11を形成する。続いて、同じマスクを用いてボ ロン(B)などのpウエルを構成する導電型の不純物を イオン注入し、pウエル2より高濃度のp型不純物拡散 領域、すなわち、ポケット領域41をエクステンション 領域11の下に形成する(図6(a))。

【0025】次に、フォトレジスト37を除去してから 両サイドに前述の最小ゲート間掃だけ離れて配置された ダミーゲートパターン372′を有するゲート電極パタ ーン371′をフォトレジスト37′のnウエル3上の 部分に転写する。そして、これをマスクにして方向性を もち、SIO、に対してエッチング選択比を持つRIE などの異方性エッチングを多結晶シリコン膜に対して行 うことにより、nウエル3上に所定のバターンを有する ゲート8及びそのゲート長方向の両サイドにダミーゲー 10 トパターン38を形成する。フォトレジスト37′をを マスクにして、ポロンなどり型不純物を半導体基板1に イオン注入し、ゲート8とダミーゲートパターン38間 の半導体基板 1 表面領域の n ウエル 3 に p 型エクステン ション領域12を形成する。 続いて、同じマスクを用い TAS、Pなどのnウエルを構成する導震型の不純物を イオン注入し、nウエル3より高浪度のn型不純物拡散 領域、すなわち、ポケット領域42をエクステンション

領域12の下に形成する(図6(1))。

【0026】次に、フォトレジスト37′を除去し、ゲ ート8を被覆するパターンのフォトレジスト39を半導 体基板1上に形成する(図7(a))。そして、このフ ォトレジスト39をマスクにしてダミーゲートバターン 38をエッチング除去する(図7(b))。その後のエ 程において従来と同様のプロセスを用いることによりゲ ート寸法バラツキを抑制したpウエル内のnMOSFE T及びnウエル内のpMOSFETが形成される。この 場合。n/pMOSFETのゲート加工後、エクステン ション領域及びポケット領域のイオン注入を行うことに より前実施例と同様にドレイン領域下の一部の領域にポ ケット領域を形成するためのイオン注入による不植物が ドービングされないので接合容量を抑制することができ る。また、ゲートを加工したフォトレジストをつけたま まイオン注入をするため、不純物のイオン注入をゲート 材料の膜厚以上に進入する加速電圧条件でドーピングし ても、ゲートを突き抜けてしきい値電圧に影響を与える ことがない。この製造方法では、不確物イオン、特にパ ンチスルー抑制のための不純物を基仮からゲートの厚さ を越える深い領域で形成可能である。また、n/pMO SFETのゲート及びエクステンション/ポケット領域 n/pMOSFETのダミーゲートバターンを取り除く エッチング処理が可能になるので、従来の製造方法と比 較してリソグラフィ工程の増加の伴わないプロセスが実

【0027】次に、図8を参照して第5の実施例を説明 する。図8は、半導体基板に形成されたダミーゲートバ ターンを形成する半導体装置の製造工程断面図であり、 ダミーゲートバターンとゲートとの位置関係を説明す る。シリコン半導体基板1の表面領域にpウエル2及び 50 nウエル3を形成する。この後素子分離領域のフィール (3)

特闘平10-200109

13

下酸化膜4を選択酸化法を用いて形成する。次に、トラ ンジスタが形成されるシリコン半導体基板表面領域の不 純物濃度がそれぞれのトランジスタに対して所望のしき い値電圧 (Vh) になるように、必要な不純物プロファ イルをそれぞれの領域に対しリソグラフィブロセスで形 成したフォトレジストをマスクに用いてイオン注入法に より形成する。次に、シリコン半導体基板上にゲート絶 |緑膜となるシリコン酸化膜5を熱酸化により形成し、そ の上に多結晶シリコン膜6をLPCVD法などにより形 成する。次に、リソグラフィブロセスにより両サイドに 10 前述の最小ゲート間隔Smin だけ離れて配置されたダミ ーゲートパターン372を有するゲート電極パターン3 71をフォトレジスト37に転写する(図8(a))。 そして、これをマスクにして方向性をもち、SiO。に 対してエッチング選択比を持つRIEなどの異方性エッ チングを多結晶シリコン膜6に対して行うことにより、 所定パターンのゲート8.8を形成し、同時にダミーゲ ートバターン38、38をゲートと平行に、ゲートに対 して最小ゲート間隔Smn ≦ゲート寸法(Lmn)×6 の範囲で少なくともゲートに隣接して一本以上配置する 20 (図8(h))。この方法によれば、ゲートのビッチを 一定範囲に保つことができ、光の近接効果を抑制するこ とができる。ダミーゲートパターンは、ゲートと同じ長 さ(Lmin)であり、両者は、等間隔で配置形成されて いろ.

【0028】次に、図9を参照して第6の実施例を説明 する。図9は、半導体基板上のダミーゲートパターンと ゲートの配置を示す断面図であり、両者の関係を説明す る。ロジックを形成するMOSFETのレイアウトは、 NAND、NOR、INV (インバータ) の3つの代表 30 的なゲートタイプを考えれば分かるように、ゲート間の 拡散領域上に形成されたコンタクトの有無でゲート間隔 が決まり、比較的ゲートが孤立されて配置される場合が、 存在する。コンタクトが配置されていない場合のゲート 閻距離をSmn としてコンタクトが配置されるゲート間 距離がコンタクト無しの場合のゲート間距離Smin の2 倍に最小ゲート寸法しmn を加えた値(2Smn + Lmi n) で与えられると、ダミーゲートバターンの配置によ りとれらの電極配置のピッチを同一に保つことができ、 さらに孤立パターンの両側、及びゲートの並びの外側に 40 3を形成する。 同様に少なくとも1つ以上のダミーバターンを上記ピッ チで配置することにより、光の近接効果、現像、エッチ ングのローディング効果を抑え、ゲートの寸法精度を向 上することができる。

【0029】次に、図10及び図11を参照して第7の 実施例を説明する。図10及び図11は、ダミーゲート パターンを用いて半導体益板にエクステンション領域及 びその下にポケット領域を形成し、さらにソース/ドレ イン領域を形成する工程断面図であり、ゲートに近接し

ン領域下の所定の領域に限定してポケット領域を形成す る方法を説明する。p型シリコン半導体基板1の表面領 域に素子分離領域(STI;Shallow Trench Isolation) 4を形成する。次にトランジスタが形成されるシリ コン半導体基板表面領域の不純物濃度がそれぞれのトラ ンジスタに対して所望のしきい値電圧 (Vth) になるよ うに、必要な不純物プロファイルをそれぞれの領域に対 しリソグラフィブロセスで形成したフォトレジスト(図 示せず)をマスクに用いてイオン注入法により形成す る。次に、シリコン半導体整板1上にゲート絶縁膜とし て用いるシリコン酸化膜 (図示せず) を熱酸化法で形成 し、その上に多結晶シリコン膜をLPCVD法などによ り形成する。次にリソグラフィプロセスにより両サイド に前述の最小ゲート間隔だけ離れて配置されたダミーゲ ートパターン372を有するゲート電極パターン371 をフォトレジスト37に転写する(図10(a)及び図 10 (h)).

【0030】そして、これをマスクにして方向性をも ち、S + O。に対してエッチング選択比を持つR I E な どの異方性エッチングを多結晶シリコン膜に対して行う ことにより、ゲート長し1のゲート8及びそのゲート長 方向の両サイドに長さL2のダミーゲートパターン3 8. 38を形成する。次に、ゲート8及びダミーゲート パターン38をマスクにして、As.Pなどを半導体基 板1にイオン注入し、ゲート8とダミーゲートバターン 38間の半導体基板1表面領域に5日18~1日20c m-'程度の中濃度のn型エクステンション領域11を形 成する。続いて、同じマスクを用いてポロン(B)など の半導体基板と同じ導電型の不純物をイオン注入し、半 - 導体藝板1より高濃度の1E17cm~'以上のp型不純 物鉱散領域、つまり、ポケット領域4 1 をエクステンシ ョン領域11の下に形成する(図11(a)).次に、 ゲート8をフォトレジスト (図示せず) で被覆し、この フォトレジストをマスクにしてダミーゲートパターン3 8をエッチング除去する。拡散領域11、41を100 ()℃、3()秒程度のアニールにより活性化し、次に、半 導体基板1の全面に膜厚100mm程度のSi,N。橋 緑膜を形成し、これを異方性エッチングにより下地のS ↑ ○ 、絶縁膜5 と選択的にエッチングして側壁絶縁膜1

【0031】さらに、エクステンション領域11の形成 と同様にゲート8と側壁絶縁膜13をマスクにしてA s. Pなどのn型不純物を半導体基板1にイオン注入し て 1 E 2 O ~ 1 E 2 1 c m ^{- 1}程度の高温度な n 型ソース /ドレイン領域 14を形成する。そして、拡散領域 14 は、1000℃、30秒程度のアニールにより活性化さ れて、nMOSFETが形成される(図11(b))。 その後の工程において従来と同様のプロセスを用いるこ とによりゲート寸法パラツキを抑制したn MOSFET た領域にエクステンション領域及びとのエクステンショ 50 が形成される。また、このようなゲート構造によりドレ

特闘平10-200109

15

イン領域の一部がダミーバターンで覆われてボケット領域が形成されて、ドレイン領域下の一部領域にのみボケット領域が形成されることになる。したがって、ボケットインプラによる接合容量の増大が抑制される。なお、本発明は、これまで述べてきたゲートの寸法精度改善のためのダミーゲートパターンはメモリセル内部の様に同一パターンの繰り返し領域では、前述のプロセスによる寸法変化を全体にフィードバックでき、さらに、その他のランダムなゲートに関するものである。

【0032】以上実施例では、多結晶シリコンで形成さ 10 れたゲートに関して述べてきたが、本発明に用いるゲート討科は、高融点金属Ti.W、Co.Ni、Pd、Moあるいはそのシリコン化合物と他結晶シリコンとの積層構造や前記シリコン化合物でも可能であり、前記金属を用いたサリサイドでも良い。また、このダミーゲートバターンは、ゲートバターンのみでなく、金属配線圏あるいは素子領域を形成するリソグラフィブロセスでも同様に使用することができる。さらに、以上の実施例では全てリソグラフィ技術を使った場合について述べてきたが電子線の直接循圏などバターンを転写する他のプロセ 20 スにおいて有効である。

[0033]

【発明の効果】本発明は、以上の構成により、ゲートの 局所的な被覆率の差を低減し、プロセス中の光の近接効果。ローディング効果を緩和し、ゲートの寸法変動を改 善し、バラツキの少ないゲートを形成し、その結果MO SFET特性のバラツキが改善されしSI性能が向上する。また、設計マージン、プロセスマージンが改善され 高歩留まりのしSIを提供できる。また、ゲートの順厚 に依存せず、エクステンション領域下のボケット領域の 不純物プロファイルを制御することが可能となり、バン チスルーを抑制し、良好な短チャネル特性をもつMOS FETが提供可能になる。さらに、従来ボケット領域が 拡散領域下に形成されると拡散層下の不純物濃度が増大 し、拡散領域の接合容量が増大してしまうのに対し、本*

*発明ではプロセス中のダミーバターン下にはポケットが 形成されないので接合容量の増大が抑制される。

16

【図面の簡単な説明】


(9)

【図1】本発明のダミーゲートパターンとゲート電極パターンが形成された半導体基板の平面図。


- 【図2】本発明の半導体装置の製造工程断面図。
- 【図3】本発明の半導体装置の製造工程断面図。
- 【図4】本発明の半導体装置の製造工程断面図。
- 【図5】本発明の半導体装置の製造工程断面図。
- 【図6】本発明の半導体装置の製造工程断面図。
 - 【図7】本発明の半導体装置の製造工程断面図。
 - 【図8】本発明の半導体装置の製造工程断面図。
- 【図9】本発明のダミーゲートパターンとゲート電極パターンが形成された半導体益板の平面図。
- 【図10】本発明の半導体装置の製造工程断面図。
- 【図11】本発明の半導体装置の製造工程断面図。
- 【図12】従来の半導体装置の製造工程断面図。
- 【図13】従来の半導体装置の製造工程断面図。
- 【図 14】従来の半導体装置の製造工程断面図。
- 【図15】従来のゲート電価パターンが形成された半導体基板の平面図。


【図16】従来の半導体装置の製造工程断面図。 【符号の説明】

[図6]




【図7】






(10)

特開平10-200109



(11)

特別平10-200109



(12)

特闘平10-200109

